A funcionalidade de pesquisa está em construção.
A funcionalidade de pesquisa está em construção.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Open Access
150 GHz Fundamental Oscillator Utilizing Transmission-Line-Based Inter-Stage Matching in 130 nm SiGe BiCMOS Technology
Abra o Access
Oscilador fundamental de 150 GHz utilizando correspondência entre estágios baseada em linha de transmissão em tecnologia SiGe BiCMOS de 130 nm

Sota KANO, Tetsuya IIZUKA

  • Exibições de texto completo

    381

  • Cite isto
  • Free PDF (1.3MB)

Resumo:

Um oscilador fundamental de 150 GHz empregando uma rede de correspondência entre estágios baseada em uma linha de transmissão é apresentado nesta carta. O oscilador proposto consiste em um circuito amplificador de emissor comum de dois estágios, cujas conexões entre estágios são otimizadas para atender à condição de oscilação. O oscilador é projetado em um processo SiGe BiCMOS de 130 nm que oferece fT e fMAX de 350 GHz e 450 GHz. De acordo com os resultados da simulação, uma potência de saída de 3.17 dBm é alcançada em 147.6 GHz com ruído de fase de -115 dBc/Hz em deslocamento de 10 MHz e figura de mérito (FoM) de -180 dBc/Hz.

Publicação
IEICE TRANSACTIONS on Fundamentals Vol.E107-A No.5 pp.741-745
Data de publicação
2024/05/01
Publicitada
2023/12/05
ISSN online
1745-1337
DOI
10.1587/transfun.2023GCL0001
Tipo de Manuscrito
Special Section LETTER (Special Section on Analog Circuit Techniques and Related Topics)
Categoria

1. Introdução

A banda D de 110 a 170 GHz tem grande potencial para inúmeras aplicações, como espectroscopia [1], biossensor [2], radar de alta resolução [3], comunicação sem fio de alta taxa de dados [4], [5], e breve. Especialmente, cerca de 140 GHz na banda D é uma das frequências alvo para sistemas sem fio da próxima geração, Beyond 5G, devido às suas características de baixa atenuação atmosférica [6]-[8]. Com os recentes avanços \(f_\mathrm{T}\) e \(f_{\max}\) em transistores bipolares de heterojunção silício-germânio (SiGe HBT), tornou-se possível construir tais sistemas de alta frequência em circuitos integrados [9]. Entre eles, o circuito oscilador desempenha um papel vital como fonte de sinal e deve ter uma grande potência de saída, baixo ruído de fase e eficiência de DC para RF.

Um oscilador de modo fundamental de acoplamento cruzado LC é uma das arquiteturas mais comumente usadas para obter alta potência de saída e bom sinal de ruído de fase [10]. No entanto, ao tentar operar na faixa de ondas milimétricas, a impedância parasita da fiação interna na seção de acoplamento cruzado, bem como a capacitância de entrada dos transistores tornam-se não desprezíveis. Assim, a frequência de oscilação é limitada e o \(f_{\max}\) do transistor não pode ser totalmente utilizado. Além disso, um baixo fator de qualidade (Q) do seu tanque com varactores pode degradar o ruído de fase do oscilador. Para estender a frequência de saída, abordagens harmônicas como push-push [11], [12], triple-push [13] e cadeia multiplicadora de frequência [14] são empregadas. Essas abordagens atenuam a dificuldade do projeto do oscilador e o equilíbrio entre o ruído de fase e a faixa de sintonia de frequência, mas em geral os harmônicos são muito menores que os fundamentais, portanto, não podem produzir uma saída suficientemente grande.

Neste trabalho, propomos um oscilador fundamental de banda D empregando uma rede de casamento entre estágios que permite estender a frequência de oscilação. Um método de otimização baseado nos círculos de ganho de potência operacional e ajuste de mudança de fase por linhas de transmissão (LTs) é descrito primeiro e, em seguida, é apresentado o oscilador de dois estágios de 150 GHz usando essas técnicas. O oscilador proposto é projetado em um processo SiGe BiCMOS de 130 nm e verificado por simulação. Comparado com uma configuração típica de oscilador LC de acoplamento cruzado com a mesma tecnologia de processo, que resultou em oscilação de até 110 GHz após a otimização do projeto, o oscilador proposto pode estender a frequência de oscilação para 150 GHz.

2. Esboço do oscilador de banda D proposto

O diagrama de blocos do oscilador de 150 GHz proposto é mostrado na Fig. 1. Este oscilador consiste em um loop contendo dois amplificadores emissores comuns, semelhantes aos osciladores convencionais de acoplamento cruzado. Diferentemente da arquitetura convencional, redes de casamento entre estágios com TLs e capacitores são inseridas para otimizar o ganho de potência e atraso de fase dos amplificadores. A saída de oscilação é obtida do amplificador do segundo estágio, e o primeiro estágio aciona o segundo estágio para manter a oscilação em 150 GHz.

FIG. 1  Diagrama de blocos do oscilador de 150 GHz proposto.

Para projetar a rede entre estágios ideal, empregamos uma metodologia de projeto de amplificador de potência usando círculos de ganho de potência operacional (\(G_P\) círculos). \(G_P\) círculos é um grupo de linhas de contorno do ganho de potência operacional \(G_P\), plotado em um gráfico de Smith quando a impedância de carga de um amplificador muda. \(G_P\) pode ser descrito pela seguinte equação [15]:

\[\begin{equation*} G_P = \frac{|S_{21}|^2\left(1-|\varGamma_\mathrm{L}|^2\right)}{|1-S_{22} \varGamma_\mathrm{L}|^2(1-|\varGamma_\mathrm{IN}|^2)}, \tag{1} \end{equation*}\]

onde \(S_{ij}\) é o parâmetro S do amplificador, \(\varGamma_\mathrm{L}\) é um coeficiente de reflexão na carga, e \(\varGamma_\mathrm{IN}\) é definido como

\[\begin{equation*} \varGamma_\mathrm{IN} = S_{11}+\frac{S_{12}S_{21}\varGamma_\mathrm{L}}{1-S_{22} \varGamma_\mathrm{L}}. \tag{2} \end{equation*}\]

\(G_P\) também pode ser dito que representa o ganho do amplificador assumindo que a correspondência de entrada é idealmente alcançada e atinge o valor máximo quando a impedância de carga está no centro do \(G_P\) círculos. Assim, especialmente ao projetar um circuito amplificador de múltiplos estágios, o ganho de potência pode ser maximizado projetando o circuito de correspondência entre estágios de modo que a impedância de entrada \(Z_\mathrm{IN}\) da etapa subseqüente ocorre em \(Z_\mathrm{L,opt}\), o centro de \(G_P\) círculos.

Por outro lado, para iniciar a oscilação na frequência desejada, é necessário focar não apenas na conversão de impedância, mas também na mudança de fase. Em geral, um circuito oscilador deve atender às seguintes condições de oscilação:

\[\begin{eqnarray*} &&\!\!\!\!\! |H(f_0)| \geq 1 \ \mbox{and} \tag{3} \\ &&\!\!\!\!\! \angle H(f_0) = 0^\circ, \tag{4} \end{eqnarray*}\]

onde \(H(f)\) é o ganho de malha aberta. Se o ganho do amplificador for maximizado usando o \(G_P\) método dos círculos acima, a condição de amplitude em (3) pode ser alcançada, mas a condição de fase em (4) pode nem sempre ser satisfeita na frequência alvo. Para resolver este problema, propomos um novo método de conversão de impedância, que consegue otimizar o ganho do estágio e atender à condição de fase. A Figura 2 mostra um resumo de um estágio do oscilador. Este circuito pode ser dividido nas seguintes quatro seções:

  1. uma rede correspondente que converte a impedância de saída do primeiro estágio de \(Z_\mathrm{L,opt}\) para \({50}{\Omega}\),
  2. a \({50}{\Omega}\) TL que ajusta a mudança de fase,
  3. uma rede correspondente que converte a impedância de entrada do amplificador de \(Z_\mathrm{IN}\) para \({50}{\Omega}\) e
  4. um amplificador emissor comum.

FIG. 2  Resumo do circuito de correspondência entre estágios proposto.

Aqui neste artigo, utilizamos um 50-\(\Omega\) TL para o projeto de prova de conceito da técnica proposta porque sua célula parametrizada, bem como o modelo de simulação, foram fornecidos pela empresa de fabricação para ter resultados previsíveis e, ao mesmo tempo, minimizar a carga do projeto. Poderíamos esperar uma melhoria adicional de desempenho com a perda minimizada através do TL usando um TL personalizado com impedância característica diferente que está próxima da impedância de saída do transistor bipolar usado. O TL inserido no meio é compatível em ambas as extremidades com sua impedância característica, portanto, idealmente, as características de reflexão e propagação, exceto o deslocamento de fase, não mudam para qualquer comprimento de linha. Em outras palavras, ajustando o comprimento da linha, apenas a mudança de fase pode ser ajustada para o valor desejado sem afetar a conversão geral da impedância. Neste trabalho, um stub curto e capacitores são empregados nas redes correspondentes. Para fonte de alimentação e polarização, o ramal curto é conectado a um 0-\(\Omega\) TL que fornece desacoplamento de banda larga [16]. Os capacitores são usados ​​como corte CC e filtro passa-alta, suprimindo ganhos indesejados em baixas frequências (\(<{100}\)GHz).

3. Projeto de Circuito

Com base na metodologia proposta descrita na seção anterior, um oscilador de 150 GHz foi projetado com base em simulação. Em primeiro lugar, a Fig. 3 mostra o \(S_{11}\) resultados de simulação do amplificador CE no segundo estágio (com carga de saída) antes e depois de adicionar o circuito correspondente. Os círculos no gráfico de Smith representam o \(G_P\) círculos do amplificador CE em 150 GHz. Enquanto \(Z_\mathrm{IN}\) is \(5.6-\mathrm{j}2.0\,\Omega\), a impedância de entrada após a correspondência \(Z_\mathrm{L}\) is \(36-\mathrm{j}26\,\Omega\), que está mais próximo do centro do \(G_P\) círculos \(Z_\mathrm{L,opt}\). Isto indica que a otimização do ganho de potência pelo casamento entre estágios está funcionando corretamente. O primeiro estágio (sem carga de saída) foi projetado da mesma maneira.

FIG. 3  \(S_{11}\) e \(G_P\) resultados da simulação de círculos dos circuitos do 2º estágio.

O esquema detalhado do oscilador, que inclui a correspondência entre estágios convertendo o acima \(Z_\mathrm{IN}\) para \(Z_\mathrm{L,opt}\), é mostrado na Figura 4. A simulação leva em consideração o impacto das curvas e dos ramos das LTs, cujos modelos de simulação são fornecidos pela empresa fabricante. Optamos por usar transistores bipolares de 10 paralelos, que são o número máximo permitido na célula parametrizada. Usamos esse número máximo para atender aos requisitos de oscilação, evitando fiação extra.

FIG. 4  Esquema detalhado do oscilador de 150 GHz: (a) o 1º estágio sem saída e (b) o 2º estágio com saída.

Como confirmação de que o circuito projetado atende às condições de oscilação em (3) e (4), a resposta de frequência do ganho de tensão de pequeno sinal \(A\) e a mudança de fase \(\phi\) para cada estágio do oscilador são simulados e plotados na Fig. 5. Ajustar o comprimento do TL médio na Fig. \(\phi\) plotar para a esquerda ou para a direita neste gráfico, sem alterar as características de \(A\) significativamente. Agora, como mostrado na Fig. 5, \(\phi\) é de aproximadamente \(180^\circ\) em 148 GHz tanto no 1º estágio quanto no 2º estágio e condição de fase satisfeita em (4) após ajuste do TL. Então focando na condição de magnitude, o ganho de tensão \(A\) para o 2º estágio que aciona as cargas de saída está abaixo de 0 dB, enquanto o ganho total do loop com o 1º estágio é \({2.06}\mathrm{dB} + (-{1.46}\mathrm{dB}) = {0.60}\mathrm{dB}\), confirmando que a condição de magnitude em (3) também é satisfeita. Como o pico do ganho é relativamente amplo, podemos ajustar o comprimento do TL para o ajuste de fase para ajustar a frequência de oscilação.

FIG. 5  Ganho simulado de pequeno sinal \(A\) e mudança de fase \(\phi\) para cada estágio do oscilador.

Para examinar o quanto a perda na rede correspondente afeta o desempenho, o circuito por estágio é dividido em três seções: correspondente, transistor e carregar, e então a perda de potência em cada seção é simulada. A Figura 6 resume os resultados da simulação de pequenos sinais do ganho/perda de potência na frequência de oscilação de 148 GHz. A perda de potência na seção de correspondência é de cerca de 4 dB para o 1º e 2º estágios, o que é cerca de 3 dB maior que a perda de carga TL no 1º estágio que não aciona o 50-\(\Omega\) saída. Considerando os ganhos e perdas totais combinados, entretanto, a condição de oscilação ainda é satisfeita. Neste trabalho, conforme mencionado na seção anterior, empregamos um 50-fornecido pela fábrica\(\Omega\) TL para o projeto de prova de conceito, embora seja possível reduzir a perda usando um TL personalizado com impedância característica otimizada.

FIG. 6  Comparação do ganho/perda de potência em 148 GHz entre seções de circuito divididas.

O oscilador proposto é projetado com um \({0.13}\mathrm{\mu m}\) Processo SiGe BiCMOS que oferece \(f_\mathrm{T}\) e \(f_\mathrm{MAX}\) de 350 GHz e 450 GHz, respectivamente. Todo o layout é mostrado na Fig. 7, cuja área do chip incluindo as almofadas é \(427 \times {1056}\mathrm{\mu m^2}\). Guias de onda coplanares aterrados são usados ​​para transmissão de sinal e são dobrados em foles para reduzir o tamanho do chip.

FIG. 7  Layout do oscilador de 150 GHz proposto.

4. Resultados da Simulação

O desempenho do oscilador proposto é avaliado por simulações em nível de layout. Os componentes personalizados, como o 0-\(\Omega\) Os capacitores TL, RF pad e MoM foram simulados para cada célula usando uma ferramenta de simulação de campo eletromagnético, Cadence EMX [17], para extrair seus parâmetros S. Os modelos de simulação dos anos 50\(\Omega\) TL incluindo a curva e a ramificação são fornecidos pela empresa fabricante. A Figura 8 mostra a frequência de oscilação simulada \(f_\mathrm{osc}\) e potência de saída \(P_\mathrm{out}\) do oscilador proposto versus a tensão de polarização de base \(V_\mathrm{BIAS}\), com a tensão de alimentação \(V_\mathrm{CC} = {1.6}\mathrm{V}\). O máximo \(P_\mathrm{out}\) é 3.18 dBm em \(V_\mathrm{BIAS} = {0.91}\mathrm{V}\) e \(f_\mathrm{osc} = {147.6}\mathrm{GHz}\). O \(f_\mathrm{osc}\) diminui monotonicamente de 148.4 GHz para 147.0 GHz quando \(V_\mathrm{BIAS}\) muda de 0.87 V para 0.99 V, mostrando que \(f_\mathrm{osc}\) é ajustado pela tensão de polarização e sua faixa de sintonia é de 1.4 GHz. Observe que nenhuma oscilação é observada em condições de polarização não plotadas. Este estreito \(V_\mathrm{BIAS}\) alcance pode ser explicado por \(V_\mathrm{BE}-I_\mathrm{C}\) característica exponencial do HBT.

FIG. 8  Frequência de oscilação simulada e potência de saída versus \(V_\mathrm{BIAS}\).

mostra a Figura 9 \(f_\mathrm{osc}\) e \(P_\mathrm{out}\) quando \(V_\mathrm{BIAS}\) é fixado em \({0.91}\mathrm{V}\) e \(V_\mathrm{CC}\) é variado. Conforme mostrado neste gráfico, uma potência de saída maior pode ser obtida aumentando a tensão de alimentação. Se for necessária mais potência de saída, adicionar um amplificador de potência como buffer de saída pode ser uma opção. Neste artigo, entretanto, para avaliar o desempenho do oscilador em si, a saída do oscilador aciona diretamente um sinal externo de 50-\(\Omega\) carregar.

FIG. 9  Frequência de oscilação simulada e potência de saída versus \(V_\mathrm{CC}\).

O ruído de fase simulado em \(f_\mathrm{osc} = {147.6}\mathrm{GHz}\) 10. Com um deslocamento de 10 MHz da portadora, o ruído de fase é de -116 dBc/Hz. O canto de cintilação está em torno de 50 kHz. O consumo de energia \(P_\mathrm{diss}\) é de 65 mW sob a mesma condição de polarização, portanto, um FoM e \(\mathrm{FoM_T}\) do oscilador proposto são -181 dBc/Hz e -160 dBc/Hz, que são calculados usando as seguintes equações, respectivamente.

\[\begin{eqnarray*} &&\!\!\!\!\! \mathrm{FoM} \!=\! L\left(f_{\mathrm{offset}}\right) \!-\! 20 \log {\left(\frac{f_{\mathrm{osc}}}{f_{\mathrm{offset}}}\right)} \!+\! 10 \log {\left(\frac{P_{\mathrm{diss}}}{{1}\mathrm{mW}}\right)}. \tag{5} \\ &&\!\!\!\!\! \mathrm{FoM_T} = \mathrm{FoM} - 20 \log {\left(\frac{\mathrm{TR\,[\%]}}{10\%}\right)}. \tag{6} \end{eqnarray*}\]

FIG. 10  Desempenho simulado de ruído de fase.

Uma comparação com os osciladores SiGe publicados recentemente é dada na Tabela 1. Embora o desempenho neste trabalho seja de simulação, o oscilador proposto exibe a maior potência de saída entre os osciladores não-bufferizados e o FoM comparável entre todos.

tabela 1  Comparação com osciladores SiGe publicados anteriormente.

5. Conclusão

Nesta carta, é apresentado um oscilador fundamental de 150 GHz empregando rede de casamento entre estágios baseada em TL. O oscilador foi projetado em um processo SiGe BiCMOS de 130 nm e seu desempenho foi verificado por meio de simulações. O efeito da otimização de ganho da rede de correspondência entre estágios com \(G_P\) círculos e o ajuste de mudança de fase inserindo um 50\({\Omega}\) TL é verificado por simulações. O oscilador opera a 147.6 GHz e atinge potência de saída de 3.18 dBm, ruído de fase de -116 dBc/Hz com deslocamento de 10 MHz e FoM de -181 dBc/Hz.

Agradecimentos

Este trabalho é apoiado pelo número de concessão JSPS KAKENHI JP21H03406. As ferramentas EDA são fornecidas através das atividades da VDEC, Universidade de Tóquio, em colaboração com Cadence Design Systems, Inc.

Referências

[1] G. Guimaraes and P. Reynaert, “A D-band mm-wave spectroscopy TX and RX in 28 nm CMOS with 15.6 dBm EIRP and 17.1 dB NF with integrated antennas,” Proc. 48th European Solid State Circuits Conf. (ESSCIRC), Milan, Italy, pp.457-460, 2022.
CrossRef

[2] T. Mitsunaka, D. Sato, N. Ashida, A. Saito, K. Iizuka, T. Suzuki, Y. Ogawa, and M. Fujishima, “CMOS biosensor IC focusing on dielectric relaxations of biological water with 120 and 60 GHz oscillator arrays,” IEEE J. Solid-State Circuits, vol.51, no.11, pp.2534-2544, Nov. 2016.
CrossRef

[3] A. Visweswaran, K. Vaesen, M. Glassee, A. Kankuppe, S. Sinha, C. Desset, T. Gielen, A. Bourdoux, and P. Wambacq, “A 28-nm-CMOS based 145-GHz FMCW radar: System, circuits, and characterization,” IEEE J. Solid-State Circuits, vol.56, no.7, pp.1975-1993, July 2021.
CrossRef

[4] X. Tang, J. Nguyen, G. Mangraviti, Z. Zong, and P. Wambacq, “Design and analysis of a 140-GHz T/R front-end module in 22-nm FD-SOI CMOS,” IEEE J. Solid-State Circuits, vol.57, no.5, pp.1300-1313, May 2022.
CrossRef

[5] D. Yamazaki, Y. Otsuki, T. Hara, N.N.M. Khanh, and T. Iizuka, “11-Gb/s 140-GHz OOK modulator with 24.6 dB isolation utilizing cascaded switch and amplifier based stages in 65-nm bulk CMOS,” IET Circuits Devices Syst., vol.14, no.3, pp.322-326, 2020.
CrossRef

[6] J.-B. Doré, D. Belot, E. Mercier, S. Bicaïs, G. Gougeon, Y. Corre, B. Miscopein, D. Kténas, and E.C. Strinati, “Technology roadmap for beyond 5G wireless connectivity in D-band,” Proc. 2nd 6G Wireless Summit (6G SUMMIT), Levi, Finland, 2020, pp.1-5, 2020.
CrossRef

[7] J. Federici and L. Moeller, “Review of terahertz and subterahertz wireless communications,” J. Appl. Phys., vol.107, no.11, p.111101, 2010.
CrossRef

[8] Y. Otsuki, D. Yamazaki, N.N.M. Khanh, and T. Iizuka, “A 140 GHz area-and-power-efficient VCO using frequency doubler in 65 nm CMOS,” IEICE Electron. Express, vol.16, no.6, p.20190051, 2019.
CrossRef

[9] M. Schröter, T. Rosenbaum, P. Chevalier, B. Heinemann, S.P. Voinigescu, E. Preisler, J. Böck, and A. Mukherjee, “SiGe HBT technology: Future trends and TCAD-based roadmap,” Proc. IEEE, vol.105, no.6, pp.1068-1086, June 2017.
CrossRef

[10] A. Mazzanti and P. Andreani, “Class-C harmonic CMOS VCOs, with a general result on phase noise,” IEEE J. Solid-State Circuits, vol.43, no.12, pp.2716-2729, Dec. 2008.
CrossRef

[11] J. Luo, J. He, H. Wang, S. Chang, Q. Huang and Y.-Z. Xiong, “A 150-GHz push-push VCO in 0.13-µm SiGe BiCMOS,” Int. Symp. Integr. Circuits (ISIC), Singapore, pp.308-311, 2014.
CrossRef

[12] R. Kananizadeh and O. Momeni, “A 190-GHz VCO with 20.7% tuning range employing an active mode switching block in a 130 nm SiGe BiCMOS,” IEEE J, Solid-State Circuits, vol.52, no.8, pp.2094-2104, Aug. 2017.
CrossRef

[13] C.-L.S. Hsieh and J.Y.-C. Liu, “A low phase noise 210-GHz triple-push ring oscillator in 90-nm CMOS,” IEEE Trans. Microw. Theory Techn., vol.66, no.4, pp.1983-1997, April 2018.
CrossRef

[14] E. Öjefors, B. Heinemann, and U.R. Pfeiffer, “Active 220- and 325-GHz frequency multiplier chains in an SiGe HBT technology,” IEEE Trans. Microw. Theory Techn., vol.59, no.5, pp.1311-1318, May 2011.
CrossRef

[15] N. Deferm and P. Reynaert, CMOS Front Ends for Millimeter Wave Wireless Communication Systems, Springer, Cham, 2015.
CrossRef

[16] S. Amakawa, R. Goda, K. Katayama, K. Takano, T. Yoshida, and M. Fujishima, “Wideband CMOS decoupling power line for millimeter-wave applications,” Proc. IEEE MTT-S Int. Microw. Symp., Phoenix, AZ, USA, pp.1-4, 2015.
CrossRef

[17] EMX User Manual, Cadence Design Systems, Inc., San Jose, CA, USA, Oct. 2021, Product Version 6.2.

[18] H. Bello, L. Pantoli, H.J. Ng, D. Kissinger, and G. Leuzzi, “Low phase-noise high output power 176-GHz voltage-controlled oscillator in a 130-nm BiCMOS technology,” IET Microw. Antennas Propag., vol.13, no.14, pp.2490-2494, 2019.
CrossRef

[19] U. Ali, G. Fischer, and A. Thiede, “Low power fundamental VCO design in D-band using 0.13 µm SiGe BiCMOS technology,” Proc. German Microw. Conf., Nuremberg, Germany, pp.359-362, 2015.
CrossRef

[20] M. Jahn, K. Aufinger, T.F. Meister, and A. Stelzer, “125 to 181 GHz fundamental-wave VCO chips in SiGe technology,” Proc. IEEE Radio Freq. Integr. Circuits Symp., Montreal, QC, Canada, pp.87-90, 2012.
CrossRef

autores

Sota KANO
  The University of Tokyo
Tetsuya IIZUKA
  The University of Tokyo

Palavra-chave