A funcionalidade de pesquisa está em construção.
A funcionalidade de pesquisa está em construção.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

CRLock: A SAT and FALL Attacks Resistant Logic Locking Method for Controller at Register Transfer Level CRLock: um método de bloqueio lógico resistente a ataques SAT e FALL para controlador em nível de transferência de registro

Masayoshi YOSHIMURA, Atsuya TSUJIKAWA, Toshinori HOSOKAWA

  • Exibições de texto completo

    0

  • Cite isto

Resumo:

Nos últimos anos, para atender às rígidas restrições de tempo de lançamento no mercado, tornou-se difícil para apenas uma empresa de design de semicondutores projetar um VLSI. Assim, as empresas de design compram núcleos de IP de fornecedores terceirizados e projetam apenas as peças necessárias. Por outro lado, como os núcleos IP têm a desvantagem de que a violação de direitos autorais pode ser facilmente cometida, o bloqueio lógico deve ser aplicado a eles. Os métodos de bloqueio lógico funcional usando TTLock são resilientes a ataques SAT, porém vulneráveis ​​a ataques FALL. Além disso, é difícil projetar um bloqueio lógico baseado em TTLock no nível da porta. Este artigo propõe um método de bloqueio lógico, CRLock, baseado no ataque SAT e na resistência ao ataque FALL no nível de transferência de registradores. O CRLock é um método de bloqueio lógico para controladores em RTL no qual o projetista seleciona um padrão de entrada protegido e modifica o controlador com base no padrão de entrada de proteção. Nos resultados experimentais, aplicamos o CRLock aos circuitos de benchmark MCNC'91 e mostramos que todos os circuitos são resistentes a ataques SAT e FALL.

Publicação
IEICE TRANSACTIONS on Fundamentals Vol.E107-A No.3 pp.583-591
Data de publicação
2024/03/01
Publicitada
2023/09/04
ISSN online
1745-1337
DOI
10.1587/transfun.2023VLP0018
Tipo de Manuscrito
Special Section PAPER (Special Section on VLSI Design and CAD Algorithms)
Categoria
Tecnologia de Design VLSI e CAD

autores

Masayoshi YOSHIMURA
  Kyoto Sangyo University
Atsuya TSUJIKAWA
  Nihon University
Toshinori HOSOKAWA
  Nihon University

Palavra-chave