A funcionalidade de pesquisa está em construção.
A funcionalidade de pesquisa está em construção.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

ILP Based Approaches for Optimizing Early Decompute in Two Level Adiabatic Logic Circuits Abordagens baseadas em ILP para otimizar a descomputação inicial em circuitos lógicos adiabáticos de dois níveis

Yuya USHIODA, Mineo KANEKO

  • Exibições de texto completo

    0

  • Cite isto

Resumo:

Os circuitos lógicos adiabáticos são considerados uma das soluções mais atraentes para projetos de circuitos de baixa potência. Este estudo é dedicado a otimizar o projeto do circuito lógico adiabático de dois níveis (2LAL), que possui uma estrutura relativamente simples e desempenho superior de baixa potência entre muitas famílias lógicas assintoticamente adiabáticas ou quase adiabáticas, mas sofre de um grande número de buffers de tempo para “descomputação”. Nosso foco está na técnica de “descomputação antecipada” para 2LAL totalmente pipeline, e propomos duas abordagens de ILP para minimizar o custo de hardware por meio da otimização da descomputação antecipada. Na primeira abordagem, o problema é formulado como uma espécie de problema de escalonamento, enquanto é reformulado como problema de seleção de nós (problema de conjunto estável). O desempenho dos métodos propostos é avaliado utilizando vários circuitos de benchmark do ISCAS-85, e a redução máxima de hardware de 70% é observada em comparação com um método existente.

Publicação
IEICE TRANSACTIONS on Fundamentals Vol.E107-A No.3 pp.600-609
Data de publicação
2024/03/01
Publicitada
2023/09/04
ISSN online
1745-1337
DOI
10.1587/transfun.2023VLP0020
Tipo de Manuscrito
Special Section PAPER (Special Section on VLSI Design and CAD Algorithms)
Categoria
Tecnologia de Design VLSI e CAD

autores

Yuya USHIODA
  Japan Advanced Institute of Science and Technology (JAIST)
Mineo KANEKO
  Japan Advanced Institute of Science and Technology (JAIST)

Palavra-chave