A funcionalidade de pesquisa está em construção.
A funcionalidade de pesquisa está em construção.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

A Relaxed Bit-Write-Reducing and Error-Correcting Code for Non-Volatile Memories Um código relaxado de redução de gravação de bits e correção de erros para memórias não voláteis

Tatsuro KOJO, Masashi TAWADA, Masao YANAGISAWA, Nozomu TOGAWA

  • Exibições de texto completo

    0

  • Cite isto

Resumo:

As memórias não voláteis são uma alternativa promissora ao projeto de memória, mas os dados armazenados nelas ainda podem ser destruídos devido a diafonia e radiação. Os dados armazenados neles podem ser restaurados usando códigos de correção de erros, mas exigem bits extras para corrigir erros de bits. Um dos maiores problemas das memórias não voláteis é que elas consomem de dez a cem vezes mais energia do que as memórias normais na escrita de bits. É absolutamente necessário reduzir os bits de escrita. Recentemente, um código REC (código de redução de gravação de bits e correção de erros) é proposto para memórias não voláteis que pode reduzir bits de escrita e tem capacidade de correção de erros. O código REC é gerado a partir de um código linear sistemático de correção de erros, mas deve incluir a palavra-código de todos os 1, ou seja, 11…1. O comprimento do bit da palavra-código deve ser maior para satisfazer esta condição. Nesta carta, propomos um método para gerar um código REC relaxado que é gerado a partir de um código de correção de erros relaxado, que não inclui necessariamente a palavra-código de todos os 1's e, portanto, o comprimento do bit da palavra-código pode ser menor. Provamos que o máximo de bits de inversão do código REC relaxado ainda é limitado teoricamente. Resultados experimentais mostram que o código REC relaxado reduz eficientemente o número de bits de escrita.

Publicação
IEICE TRANSACTIONS on Fundamentals Vol.E101-A No.7 pp.1045-1052
Data de publicação
2018/07/01
Publicitada
ISSN online
1745-1337
DOI
10.1587/transfun.E101.A.1045
Tipo de Manuscrito
Special Section LETTER (Special Section on Design Methodologies for System on a Chip)
Categoria

autores

Tatsuro KOJO
  Waseda University
Masashi TAWADA
  Waseda University
Masao YANAGISAWA
  Waseda University
Nozomu TOGAWA
  Waseda University

Palavra-chave