A funcionalidade de pesquisa está em construção.
A funcionalidade de pesquisa está em construção.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Weighted Bit-Flipping Decoding of LDPC Codes with LLR Adjustment for MLC Flash Memories Decodificação ponderada de inversão de bits de códigos LDPC com ajuste LLR para memórias flash MLC

Xuan ZHANG, Xiaopeng JIAO, Yu-Cheng HE, Jianjun MU

  • Exibições de texto completo

    0

  • Cite isto

Resumo:

Os códigos de verificação de paridade de baixa densidade (LDPC) podem ser usados ​​para melhorar a confiabilidade do armazenamento de memórias flash de células multiníveis (MLC) devido à sua forte capacidade de correção de erros. A fim de melhorar a decodificação de inversão de bits ponderada (WBF) de códigos LDPC em memórias flash MLC com interferência célula a célula (CCI), propomos duas estratégias de normalização de pesos e ajuste de valores de razão de verossimilhança logarítmica (LLR). Os resultados da simulação mostram que a decodificação WBF sob as estratégias propostas é muito vantajosa tanto no desempenho de erro quanto de convergência em relação aos algoritmos de decodificação WBF existentes. Com base na análise de complexidade, as estratégias proporcionam à decodificação WBF um bom equilíbrio entre desempenho e complexidade.

Publicação
IEICE TRANSACTIONS on Fundamentals Vol.E102-A No.11 pp.1571-1574
Data de publicação
2019/11/01
Publicitada
ISSN online
1745-1337
DOI
10.1587/transfun.E102.A.1571
Tipo de Manuscrito
LETTER
Categoria
Processamento de Sinal Digital

autores

Xuan ZHANG
  Xidian University
Xiaopeng JIAO
  Xidian University
Yu-Cheng HE
  Huaqiao University,Xidian University
Jianjun MU
  Xidian University

Palavra-chave