A funcionalidade de pesquisa está em construção.
A funcionalidade de pesquisa está em construção.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Open Access
Programmable Analog Calculation Unit with Two-Stage Architecture: A Solution of Efficient Vector-Computation
Abra o Access
Unidade de cálculo analógico programável com arquitetura de dois estágios: uma solução de computação vetorial eficiente

Renyuan ZHANG, Takashi NAKADA, Yasuhiko NAKASHIMA

  • Exibições de texto completo

    134

  • Cite isto
  • Free PDF (1.9MB)

Resumo:

Uma unidade de cálculo analógico programável (ACU) é projetada para cálculos vetoriais em tempo contínuo com escala de circuito compacta. Desde nosso estudo inicial, é viável recuperar funções arbitrárias de duas variáveis ​​por meio de regressão vetorial de suporte (SVR) em silício. Neste trabalho, as dimensões da regressão são ampliadas para cálculos vetoriais. No entanto, o custo do hardware e o erro de computação aumentam muito junto com a expansão das dimensões. Uma arquitetura de dois estágios é proposta para organizar múltiplas ACUs para regressão de alta dimensão. O cálculo de vetores de alta dimensão é separado em vários cálculos de vetores de menor dimensão, que são implementados pela combinação livre de diversas ACUs de menor custo. Desta forma, a escala do circuito e o erro de regressão são reduzidos. A ACU de prova de conceito é projetada e simulada em um formato de 0.18μm tecnologia. A partir dos resultados da simulação do circuito, todos os cálculos demonstrados com nove operandos são executados sem ciclos de clock iterativos por 4960 transistores. O erro de cálculo das funções de exemplo está abaixo de 8.7%.

Publicação
IEICE TRANSACTIONS on Fundamentals Vol.E102-A No.7 pp.878-885
Data de publicação
2019/07/01
Publicitada
ISSN online
1745-1337
DOI
10.1587/transfun.E102.A.878
Tipo de Manuscrito
Special Section PAPER (Special Section on Design Methodologies for System on a Chip)
Categoria

autores

Renyuan ZHANG
  Nara Institute of Science and Technology
Takashi NAKADA
  Nara Institute of Science and Technology
Yasuhiko NAKASHIMA
  Nara Institute of Science and Technology

Palavra-chave