A funcionalidade de pesquisa está em construção.
A funcionalidade de pesquisa está em construção.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Memory-Efficient and High-Performance Two-Dimensional Discrete Wavelet Transform Architecture Based on Decomposed Lifting Algorithm Arquitetura de transformação wavelet discreta bidimensional com eficiência de memória e alto desempenho baseada em algoritmo de levantamento decomposto

Peng CAO, Chao WANG, Longxing SHI

  • Exibições de texto completo

    0

  • Cite isto

Resumo:

O método baseado em linha tem sido um dos métodos mais comumente usados ​​​​de implementação de hardware de transformada wavelet discreta (DWT) bidimensional (2D). No entanto, o buffer de dados é necessário entre o processador DWT de linha e o processador DWT de coluna para resolver a incompatibilidade de fluxo de dados, o que aumenta o tamanho da memória no chip e a latência de saída. Uma vez que o fluxo de dados incompatível é induzido a partir da propriedade intrínseca do algoritmo baseado em levantamento adotado, um algoritmo de levantamento decomposto (DLA) é apresentado reorganizando o caminho de dados das etapas de levantamento para garantir que os dados da imagem sejam processados ​​no modo de varredura raster no processador de linha e processador de coluna. A análise teórica indica que a questão da precisão do DLA supera outros algoritmos baseados em levantamento em termos de ruído de arredondamento e comprimento interno de palavras. Uma arquitetura baseada em linha com uso eficiente de memória e alto desempenho é proposta com base em DLA sem a implementação de buffer de dados. Para um N M imagem, apenas 2N memória interna é necessária para filtro 5/3 e 4N disso é necessário para que o filtro 9/7 execute DWT 2D, onde N e M indicar a largura e a altura de uma imagem. Em comparação com arquiteturas DWT 2D relacionadas, o tamanho da memória no chip é reduzido significativamente sob o mesmo custo aritmético, largura de banda de memória e restrição de tempo. Este projeto foi implementado em fabricação lógica CMOS SMIC de 0.18 µm com RAM de porta dupla de 32 kbits e portas NAND de 20 entradas equivalentes a 2 K em um módulo de 1.00 mm. Matriz de 1.00 mm, que pode processar 512 512 abaixo de 100 MHz.

Publicação
IEICE TRANSACTIONS on Fundamentals Vol.E92-A No.8 pp.2000-2008
Data de publicação
2009/08/01
Publicitada
ISSN online
1745-1337
DOI
10.1587/transfun.E92.A.2000
Tipo de Manuscrito
PAPER
Categoria
Processamento de Sinal Digital

autores

Palavra-chave