A funcionalidade de pesquisa está em construção.
A funcionalidade de pesquisa está em construção.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

VLSI Floorplanning with Boundary Constraints Based on Single-Sequence Representation Planejamento VLSI com restrições de limite baseado na representação de sequência única

Kang LI, Juebang YU, Jian LI

  • Exibições de texto completo

    0

  • Cite isto

Resumo:

No projeto físico VLSI moderno, a enorme escala de integração exige projeto hierárquico e reutilização de IP para lidar com a complexidade do projeto. Além disso, o atraso de interconexão torna-se dominante no desempenho geral do circuito. Esses fatores críticos exigem que alguns módulos sejam colocados ao longo de limites designados para facilitar efetivamente o projeto hierárquico e os problemas relacionados à otimização da interconexão. Neste artigo, as restrições de limite da planta baixa geral são resolvidas suavemente com base na nova representação de Sequência Única (SS). As condições necessárias e suficientes dos ambientes ao longo dos limites especificados de uma planta baixa são propostas e comprovadas. Ao atribuir módulos restritos a salas de limites adequadas, nosso algoritmo proposto sempre garante um código SS viável com restrições de limites apropriadas em cada perturbação. A complexidade de tempo do algoritmo proposto é O(n). Resultados experimentais em benchmarks MCNC mostram eficácia e eficiência do método proposto.

Publicação
IEICE TRANSACTIONS on Fundamentals Vol.E92-A No.9 pp.2369-2375
Data de publicação
2009/09/01
Publicitada
ISSN online
1745-1337
DOI
10.1587/transfun.E92.A.2369
Tipo de Manuscrito
LETTER
Categoria
Tecnologia de Design VLSI e CAD

autores

Palavra-chave