A funcionalidade de pesquisa está em construção.
A funcionalidade de pesquisa está em construção.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

High-Performance VLSI Architecture of the LMS Adaptive Filter Using 4-2 Adders Arquitetura VLSI de alto desempenho do filtro adaptativo LMS usando 4-2 somadores

Kyo TAKAHASHI, Shingo SATO, Tadamichi KUDO, Yoshitaka TSUNEKAWA

  • Exibições de texto completo

    0

  • Cite isto

Resumo:

Neste relatório, propomos uma arquitetura VLSI em pipeline de alto desempenho do filtro adaptativo LMS derivada de uma técnica de retemporização com conjunto de corte. A arquitetura proposta possui uma forma peculiar de pipeline com 3 atrasos de adaptação, e a porção do filtro FIR possui uma classe peculiar de forma transposta proporcionando latência de saída e coeficiente de atraso mínimos. Ambos os atrasos, o atraso de adaptação e o atraso de coeficiente, são compensados ​​por uma conversão antecipada. É empregado um novo somador tipo CSA de alta velocidade com 4 entradas e 2 saídas e um pequeno hardware. A arquitetura proposta pode alcançar uma boa propriedade de convergência, alta taxa de amostragem, latência mínima de saída, hardware pequeno e menor dissipação de energia, simultaneamente, e é muito adequada para implementação no VLSI.

Publicação
IEICE TRANSACTIONS on Fundamentals Vol.E92-A No.2 pp.633-637
Data de publicação
2009/02/01
Publicitada
ISSN online
1745-1337
DOI
10.1587/transfun.E92.A.633
Tipo de Manuscrito
LETTER
Categoria
Processamento de Sinal Digital

autores

Palavra-chave