A funcionalidade de pesquisa está em construção.
A funcionalidade de pesquisa está em construção.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

A Dynamic Offset Control Technique for Comparator Design in Scaled CMOS Technology Uma técnica de controle de deslocamento dinâmico para projeto de comparador em tecnologia CMOS em escala

Xiaolei ZHU, Yanfei CHEN, Masaya KIBUNE, Yasumoto TOMITA, Takayuki HAMADA, Hirotaka TAMURA, Sanroku TSUKAMOTO, Tadahiro KURODA

  • Exibições de texto completo

    0

  • Cite isto

Resumo:

A precisão do comparador, que muitas vezes é determinada pelo seu deslocamento, é essencial para a resolução do sistema de sinais mistos de alto desempenho. Vários esforços de projeto foram feitos para cancelar ou calibrar o deslocamento do comparador devido a muitos fatores, como variações do processo, ruído térmico do dispositivo e ruído de alimentação referido à entrada. No entanto, um método simples e eficaz para cancelar o deslocamento, aplicando circuitos adicionais sem escarificar a potência, a velocidade e a área, é sempre um desafio. Este trabalho explora uma técnica de controle dinâmico de offset que emprega compensação de carga por controle de temporização. A injeção de carga e a passagem do clock pelo transistor de redefinição de latch são investigadas. Um método simples é proposto para gerar tensão de compensação de deslocamento implementando dois transistores fonte-dreno em curto em cada nó regenerativo com sinais de controle de temporização em suas portas. É descrita uma análise mais aprofundada do princípio da abordagem de compensação de carga baseada no tempo para controle de compensação do comparador. A análise foi verificada fabricando um comparador CMOS 65 V 1.2 GHz de 1 nm que ocupa 25 65 hum2 e consome 380 µW. Os circuitos para controle de offset ocupam 21% das áreas e 12% do consumo de energia de todo o chip comparador.

Publicação
IEICE TRANSACTIONS on Fundamentals Vol.E93-A No.12 pp.2456-2462
Data de publicação
2010/12/01
Publicitada
ISSN online
1745-1337
DOI
10.1587/transfun.E93.A.2456
Tipo de Manuscrito
Special Section PAPER (Special Section on VLSI Design and CAD Algorithms)
Categoria
Modelagem e Análise de Dispositivos e Circuitos

autores

Palavra-chave