A funcionalidade de pesquisa está em construção.
A funcionalidade de pesquisa está em construção.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

An 8-Bit 600-MSps Flash ADC Using Interpolating and Background Self-Calibrating Techniques Um Flash ADC de 8 bits e 600 MSps usando técnicas de interpolação e autocalibração em segundo plano

Daehwa PAIK, Yusuke ASADA, Masaya MIYAHARA, Akira MATSUZAWA

  • Exibições de texto completo

    0

  • Cite isto

Resumo:

Este artigo descreve um flash ADC usando técnicas de interpolação (IP) e autocalibração cíclica de fundo. A técnica IP proposta que é uma cascata de capacitor IP e porta IP com comparador dinâmico travado de cauda dupla reduz a não linearidade, o consumo de energia e a área ocupada. A técnica de autocalibração cíclica de fundo suprime periodicamente tensões de incompatibilidade de deslocamento causadas por flutuação estática e flutuação dinâmica devido a mudanças de temperatura e tensão de alimentação. O ADC foi fabricado em tecnologia CMOS 90P1M de 10 nm. Resultados experimentais mostram que o ADC atinge SNDR de 6.07 bits sem calibração e 6.74 bits com calibração de sinal de entrada de até 500 MHz com taxa de amostragem de 600 MSps. Ele dissipa 98.5 mW na alimentação de 1.2 V. FoM é 1.54 pJ/conv.

Publicação
IEICE TRANSACTIONS on Fundamentals Vol.E93-A No.2 pp.402-414
Data de publicação
2010/02/01
Publicitada
ISSN online
1745-1337
DOI
10.1587/transfun.E93.A.402
Tipo de Manuscrito
Special Section PAPER (Special Section on Analog Circuit Techniques and Related Topics)
Categoria

autores

Palavra-chave