A funcionalidade de pesquisa está em construção.
A funcionalidade de pesquisa está em construção.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Fast Testable Design for SRAM-Based FPGAs Design testável rápido para FPGAs baseados em SRAM

Abderrahim DOUMAR, Toshiaki OHMAMEUDA, Hideo ITO

  • Exibições de texto completo

    0

  • Cite isto

Resumo:

Este artigo apresenta um novo projeto para testar arranjos de portas programáveis ​​em campo (FPGAs) baseados em SRAM. A memória SRAM do FPGA original é modificada para que o FPGA possa ter a capacidade de fazer um loop dos dados de configuração de teste dentro do chip. O teste completo do FPGA é obtido carregando normalmente apenas um dado de configuração de teste cuidadosamente escolhido, em vez de todos os dados de configuração. Os demais dados de configuração necessários são obtidos deslocando o primeiro dentro do chip. Como resultado, o teste fica mais rápido. Este método não precisa de uma grande memória fora do chip para o teste. Os resultados da avaliação comprovam que este método é muito eficaz quando a complexidade dos blocos configuráveis ​​(CLBs) ou o tamanho do chip aumenta.

Publicação
IEICE TRANSACTIONS on Information Vol.E83-D No.5 pp.1116-1127
Data de publicação
2000/05/25
Publicitada
ISSN online
DOI
Tipo de Manuscrito
PAPER
Categoria
Tolerância ao erro

autores

Palavra-chave