A funcionalidade de pesquisa está em construção.
A funcionalidade de pesquisa está em construção.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

The Evolutionary Algorithm-Based Reasoning System O sistema de raciocínio evolutivo baseado em algoritmos

Moritoshi YASUNAGA, Ikuo YOSHIHARA, Jung Hwan KIM

  • Exibições de texto completo

    0

  • Cite isto

Resumo:

Neste artigo, propomos o sistema de raciocínio evolutivo baseado em algoritmos e sua metodologia de projeto. Na metodologia de projeto proposta, as regras de raciocínio por trás dos casos passados ​​em cada tarefa (no banco de dados de cada caso) são extraídas através de algoritmos genéticos e expressas como tabelas verdade (nós as chamamos de 'tabelas verdade evoluídas'). Os circuitos para os sistemas de raciocínio são sintetizados a partir das tabelas verdade evoluídas. O paralelismo em cada tarefa pode ser incorporado diretamente nos circuitos pela implementação de hardware das tabelas verdade evoluídas, de modo que o sistema de raciocínio de alta velocidade com tamanho de hardware pequeno ou aceitável seja alcançado. Desenvolvemos um sistema protótipo usando chips Xilinx Virtex FPGA e o aplicamos ao raciocínio de limite genético (GBR) e ao raciocínio de pronúncia do inglês (EPR), que são tarefas práticas muito importantes no campo da ciência do genoma e do processamento de linguagem, respectivamente. Os sistemas protótipo GBR e EPR são avaliados em termos de precisão de raciocínio, tamanho do circuito e velocidade de processamento, e comparados com as abordagens convencionais na IA paralela e nas redes neurais artificiais. Experimentos de injeção de falhas também são realizados usando o sistema protótipo, e sua alta tolerância a falhas, ou degradação graciosa contra circuitos defeituosos que se adaptam à implementação de hardware usando LSIs em escala wafer, é demonstrada.

Publicação
IEICE TRANSACTIONS on Information Vol.E84-D No.11 pp.1508-1520
Data de publicação
2001/11/01
Publicitada
ISSN online
DOI
Tipo de Manuscrito
Special Section PAPER (Special Issue on Function Integrated Information Systems)
Categoria

autores

Palavra-chave