A funcionalidade de pesquisa está em construção.
A funcionalidade de pesquisa está em construção.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

A Debug System for Heterogeneous Multiple Processors in a Single Chip for Multimedia Communication Um sistema de depuração para múltiplos processadores heterogêneos em um único chip para comunicação multimídia

Noriyuki MINEGISHI, Ken-ichi ASANO, Hirokazu SUZUKI, Keisuke OKADA, Takashi KAN

  • Exibições de texto completo

    0

  • Cite isto

Resumo:

Foi desenvolvido um sistema de depuração para múltiplos processadores heterogêneos em um único chip. O sistema consiste no circuito de interface de depuração integrado no chip, na placa de circuito de interface entre o chip e o PC e no software de depuração implementado em um PC. Este sistema de depuração foi projetado para um processador de comunicação multimídia, que inclui um núcleo de processador de vídeo original, um processador RISC e um DSP. O processador RISC controla a Unidade de Processamento de Vídeo que inclui um processador de vídeo original e outras funções de hardware. Enquanto estiver no modo de depuração, o depurador externo pode controlar a Unidade de Processamento de Vídeo da mesma maneira que o processador RISC. O circuito de interface baseado em JTAG contém registros para transações de barramento para comandos, endereços e dados a serem gravados, etc. e um sequenciador de transações de barramento. Na verdade, este sistema pode realizar o mesmo controle de transação de barramento que o processador RISC. Ao aplicar o sistema de depuração proposto, a depuração simultânea da Unidade de Processamento RISC e da Unidade de Processamento de Vídeo pode ser realizada. Isso permite que os problemas sejam investigados mais rapidamente e o tempo total necessário para depuração seja reduzido de forma eficiente. Sem esta tecnologia, são necessárias cerca de 19 semanas para depurar o chip, enquanto o uso desta tecnologia permitiu que a depuração fosse concluída em 9 semanas.

Publicação
IEICE TRANSACTIONS on Information Vol.E85-D No.10 pp.1571-1578
Data de publicação
2002/10/01
Publicitada
ISSN online
DOI
Tipo de Manuscrito
Special Section PAPER (Special Issue on Test and Verification of VLSI)
Categoria
Depurando vários processadores

autores

Palavra-chave