A funcionalidade de pesquisa está em construção.
A funcionalidade de pesquisa está em construção.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Evaluating Energy-Efficiency of DRAM Channel Interleaving Schemes for Multithreaded Programs Avaliando a eficiência energética de esquemas de intercalação de canais DRAM para programas multithread

Satoshi IMAMURA, Yuichiro YASUI, Koji INOUE, Takatsugu ONO, Hiroshi SASAKI, Katsuki FUJISAWA

  • Exibições de texto completo

    0

  • Cite isto

Resumo:

O consumo de energia das plataformas de servidores tem aumentado à medida que aumenta a quantidade de recursos de hardware nelas equipados. Especialmente, a capacidade da DRAM continua a crescer, e não é raro que a DRAM consuma mais energia do que os processadores dos servidores modernos. Portanto, uma redução no consumo de energia DRAM é um desafio crítico para reduzir o consumo de energia no nível do sistema. Embora seja sabido que a melhoria localidade do buffer de linha(RBL) e paralelismo em nível de banco (BLP) é eficaz para reduzir o consumo de energia DRAM, nossa avaliação preliminar em um servidor real demonstra que o RBL é geralmente baixo em 15 benchmarks multithread. Neste artigo, investigamos os padrões de acesso à memória desses benchmarks usando um simulador e observamos que esquemas de intercalação de canal granulado de cache, que são amplamente aplicados a servidores modernos, incluindo múltiplos canais de memória, prejudicam o RBL que cada um dos benchmarks potencialmente possui. Para resolver esse problema, nos concentramos em um esquema de intercalação de canais com granulação de linha e o comparamos com três esquemas de granulação de linha de cache. Nossa avaliação mostra que reduz o consumo de energia DRAM em 16.7%, 12.3% e 5.5% em média (até 34.7%, 28.2% e 12.0%) em comparação com os outros esquemas, respectivamente.

Publicação
IEICE TRANSACTIONS on Information Vol.E101-D No.9 pp.2247-2257
Data de publicação
2018/09/01
Publicitada
2018/06/08
ISSN online
1745-1361
DOI
10.1587/transinf.2017EDP7296
Tipo de Manuscrito
PAPER
Categoria
Computer System

autores

Satoshi IMAMURA
  Fujitsu Laboratories Ltd.
Yuichiro YASUI
  Kyushu University
Koji INOUE
  Kyushu University
Takatsugu ONO
  Kyushu University
Hiroshi SASAKI
  Columbia University
Katsuki FUJISAWA
  Kyushu University

Palavra-chave