A funcionalidade de pesquisa está em construção.
A funcionalidade de pesquisa está em construção.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Dither NN: Hardware/Algorithm Co-Design for Accurate Quantized Neural Networks Dither NN: Co-design de hardware/algoritmo para redes neurais quantizadas precisas

Kota ANDO, Kodai UEYOSHI, Yuka OBA, Kazutoshi HIROSE, Ryota UEMATSU, Takumi KUDO, Masayuki IKEBE, Tetsuya ASAI, Shinya TAKAMAEDA-YAMAZAKI, Masato MOTOMURA

  • Exibições de texto completo

    0

  • Cite isto

Resumo:

A rede neural profunda (NN) tem sido amplamente aceita por permitir diversas aplicações de IA, porém, a limitação de recursos computacionais e de memória é um grande problema em dispositivos móveis. NN quantizado com precisão de bit reduzida é uma solução eficaz, que relaxa os requisitos de recursos, mas a degradação da precisão devido à sua aproximação numérica é outro problema. Propomos um novo modelo NN quantizado empregando a técnica de “pontilhamento” para melhorar a precisão com o requisito mínimo de hardware adicional no ponto de vista do co-projeto do algoritmo de hardware. O pontilhamento distribui espacialmente o erro de quantização que ocorre em cada pixel (neurônio) para que a perda total de informação do plano seja minimizada. O experimento que conduzimos usando avaliação de precisão baseada em software e estimativa de recursos de hardware baseada em FPGA comprovou a eficácia e eficiência do conceito de modelo NN com pontilhamento.

Publicação
IEICE TRANSACTIONS on Information Vol.E102-D No.12 pp.2341-2353
Data de publicação
2019/12/01
Publicitada
2019/07/22
ISSN online
1745-1361
DOI
10.1587/transinf.2019PAP0009
Tipo de Manuscrito
Special Section PAPER (Special Section on Parallel and Distributed Computing and Networking)
Categoria
Computer System

autores

Kota ANDO
  Tokyo Institute of Technology
Kodai UEYOSHI
  Hokkaido University
Yuka OBA
  Hokkaido University
Kazutoshi HIROSE
  Hokkaido University
Ryota UEMATSU
  Hokkaido University
Takumi KUDO
  Hokkaido University
Masayuki IKEBE
  Hokkaido University
Tetsuya ASAI
  Hokkaido University
Shinya TAKAMAEDA-YAMAZAKI
  The University of Tokyo,JST PRESTO
Masato MOTOMURA
  Tokyo Institute of Technology

Palavra-chave