A funcionalidade de pesquisa está em construção.
A funcionalidade de pesquisa está em construção.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

An Algebraic Approach to Verifying Galois-Field Arithmetic Circuits with Multiple-Valued Characteristics Uma abordagem algébrica para verificar circuitos aritméticos de campo de Galois com características de valores múltiplos

Akira ITO, Rei UENO, Naofumi HOMMA

  • Exibições de texto completo

    0

  • Cite isto

Resumo:

Este estudo apresenta um método formal de verificação para circuitos aritméticos de campo de Galois (GF) com características de mais de dois valores. O método proposto verifica formalmente a exatidão da funcionalidade do circuito (isto é, as relações de entrada-saída dadas como polinômios GF) verificando a equivalência entre uma especificação e uma netlist em nível de porta. Representamos uma netlist usando equações algébricas simultâneas e as resolvemos com base em um novo método de redução polinomial que pode ser aplicado eficientemente à aritmética sobre campos de extensão $mathbb{F}_{p^m}$, onde a característica p é maior que dois. Ao usar a ordem topológica reversa dos termos para derivar a base de Gröbner, nosso método pode completar a verificação, mesmo quando um circuito alvo inclui bugs. Além disso, introduzimos uma extensão dos diagramas de momentos binários de Galois-Field para realizar as reduções polinomiais mais rapidamente. Nossos resultados experimentais mostram que o método proposto pode verificar eficientemente circuitos aritméticos $mathbb{F}_{p^m}$ práticos, incluindo aqueles usados ​​na criptografia moderna. Além disso, demonstramos que a técnica de redução polinomial estendida pode permitir uma verificação até aproximadamente cinco vezes mais rápida que a original.

Publicação
IEICE TRANSACTIONS on Information Vol.E104-D No.8 pp.1083-1091
Data de publicação
2021/08/01
Publicitada
2021/04/28
ISSN online
1745-1361
DOI
10.1587/transinf.2020LOP0004
Tipo de Manuscrito
Special Section PAPER (Special Section on Multiple-Valued Logic and VLSI Computing)
Categoria
Design Lógico

autores

Akira ITO
  Tohoku University
Rei UENO
  Tohoku University
Naofumi HOMMA
  Tohoku University

Palavra-chave