A funcionalidade de pesquisa está em construção.
A funcionalidade de pesquisa está em construção.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

The Fractional-N All Digital Frequency Locked Loop with Robustness for PVT Variation and Its Application for the Microcontroller Unit O circuito bloqueado de frequência totalmente digital Fractional-N com robustez para variação PVT e sua aplicação para a unidade microcontroladora

Ryoichi MIYAUCHI, Akio YOSHIDA, Shuya NAKANO, Hiroki TAMURA, Koichi TANNO, Yutaka FUKUCHI, Yukio KAWAMURA, Yuki KODAMA, Yuichi SEKIYA

  • Exibições de texto completo

    0

  • Cite isto

Resumo:

Este artigo descreve o Fractional-N All Digital Frequency Locked Loop (ADFLL) com Robustez para variação PVT e sua aplicação para a unidade microcontroladora. O FLL convencional é difícil de atingir a especificação exigida usando o processo CMOS fino. Especialmente, o FLL convencional apresenta alguns problemas como operação inesperada e longo tempo de travamento que são causados ​​pela variação do PVT. Para superar esses problemas, propomos um novo ADFLL que utiliza coeficientes de filtro digital de seleção dinâmica. O ADFLL proposto foi avaliado através da simulação HSPICE e fabricação de chips usando um processo CMOS de 0.13 µm. A partir desses resultados, observamos que o ADFLL proposto possui robustez para variação de PVT usando coeficiente de filtro digital de seleção dinâmica, e o tempo de bloqueio é melhorado em até 57%, o jitter do clock é de 0.85 nseg.

Publicação
IEICE TRANSACTIONS on Information Vol.E104-D No.8 pp.1146-1153
Data de publicação
2021/08/01
Publicitada
2021/04/01
ISSN online
1745-1361
DOI
10.1587/transinf.2020LOP0008
Tipo de Manuscrito
Special Section PAPER (Special Section on Multiple-Valued Logic and VLSI Computing)
Categoria
Tecnologias de Circuito

autores

Ryoichi MIYAUCHI
  Tokyo University of Science
Akio YOSHIDA
  ROHM Co., Ltd.
Shuya NAKANO
  University of Miyazaki
Hiroki TAMURA
  University of Miyazaki
Koichi TANNO
  University of Miyazaki
Yutaka FUKUCHI
  Tokyo University of Science
Yukio KAWAMURA
  LAPIS Semiconductor Co., Ltd.
Yuki KODAMA
  LAPIS Semiconductor Co., Ltd.
Yuichi SEKIYA
  LAPIS Semiconductor Co., Ltd.

Palavra-chave