A funcionalidade de pesquisa está em construção.
A funcionalidade de pesquisa está em construção.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Parallel Implementation of CNN on Multi-FPGA Cluster Implementação paralela de CNN em cluster multi-FPGA

Yasuyu FUKUSHIMA, Kensuke IIZUKA, Hideharu AMANO

  • Exibições de texto completo

    611

  • Cite isto

Resumo:

Desenvolvemos um cluster PYNQ que consiste em placas Zynq econômicas, chamadas M-KUBOS, que são interconectadas por meio de links seriais GTH de baixo custo e alto desempenho. Para o ambiente de software, empregamos a plataforma de software de código aberto PYNQ. Prevê-se que o cluster PYNQ seja um servidor de computação de borda multiacesso (MEC) para redes móveis 5G. Implementamos o acelerador de inferência ResNet-50 no cluster PYNQ para reconhecimento de imagem de aplicações MEC. Ao estimar o tempo de execução de cada camada ResNet-50, as camadas do ResNet-50 foram divididas em múltiplas placas para que o tempo de execução de cada placa fosse o mais igual possível para um processamento eficiente do pipeline. Devido ao cluster PYNQ no qual os FPGAs foram conectados diretamente por links seriais de alta velocidade, o processamento de fluxo sem gargalos de rede e o processamento de pipeline entre placas foram prontamente realizados. A implementação em 4 placas alcançou desempenho de 292 GOPS, taxa de transferência de 75.1 FPS e eficiência de energia de 7.81 GOPS/W. Ele alcançou velocidade 17 vezes mais rápida e 130 vezes mais eficiência energética em comparação com a implementação na CPU, e 5.8 vezes mais eficiência energética em comparação com a implementação na GPU.

Publicação
IEICE TRANSACTIONS on Information Vol.E106-D No.7 pp.1198-1208
Data de publicação
2023/07/01
Publicitada
2023/04/12
ISSN online
1745-1361
DOI
10.1587/transinf.2022EDP7175
Tipo de Manuscrito
PAPER
Categoria
Computer System

autores

Yasuyu FUKUSHIMA
  Keio University
Kensuke IIZUKA
  Keio University
Hideharu AMANO
  Keio University

Palavra-chave

FPGA,  multi-FPGA,  MEC,  CNN