A funcionalidade de pesquisa está em construção.
A funcionalidade de pesquisa está em construção.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

Energy-Efficient Pre-Execution Techniques in Two-Step Physical Register Deallocation Técnicas de pré-execução com eficiência energética na desalocação de registros físicos em duas etapas

Kazunaga HYODO, Kengo IWAMOTO, Hideki ANDO

  • Exibições de texto completo

    0

  • Cite isto

Resumo:

A pré-execução de instruções é uma forma eficaz de pré-busca de dados. Anteriormente propusemos um esquema de pré-execução de instruções, que chamamos desalocação de registro físico em duas etapas (TSD). O TSD realiza a pré-execução explorando a diferença entre a quantidade de paralelismo em nível de instrução disponível com um número ilimitado de registradores físicos e aquele disponível com um número real de registradores físicos. Embora o estudo anterior do TSD tenha melhorado com sucesso o desempenho, ainda apresenta um consumo de energia ineficiente. Isso ocorre porque são feitas tentativas para que as instruções sejam pré-executadas tanto quanto possível, independentemente de poderem ou não contribuir significativamente para a redução da latência de carga, permitindo a máxima melhoria de desempenho. Este artigo apresenta um esquema que melhora a eficiência energética do TSD pré-executando apenas as instruções que trazem grande benefício. Nossos resultados de avaliação usando o benchmark SPECfp2000 mostram que nosso esquema reduz a contagem dinâmica de instruções pré-executadas em 76%, em comparação com o esquema original. Essa redução economiza 7% no consumo de energia do núcleo de execução com 2% de sobrecarga. O desempenho diminui em 2%, em comparação com o esquema original, mas ainda é 15% superior ao do processador normal sem o TSD.

Publicação
IEICE TRANSACTIONS on Information Vol.E92-D No.11 pp.2186-2195
Data de publicação
2009/11/01
Publicitada
ISSN online
1745-1361
DOI
10.1587/transinf.E92.D.2186
Tipo de Manuscrito
PAPER
Categoria
Sistemas de computador

autores

Palavra-chave