A funcionalidade de pesquisa está em construção.
A funcionalidade de pesquisa está em construção.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

DRAM Controller with a Complete Predictor Controlador DRAM com um preditor completo

Vladimir V. STANKOVIC, Nebojsa Z. MILENKOVIC

  • Exibições de texto completo

    0

  • Cite isto

Resumo:

No arsenal de recursos para melhoria de desempenho de sistemas de memória de computador, os preditores têm ganhado um papel crescente nos últimos anos. Eles podem suprimir as latências ao acessar o cache ou a memória principal. No artigo [1] é mostrado como parâmetros temporais de acesso à memória cache, definidos como tempo vivo, tempo morto e intervalo de acesso, podem ser usados ​​para previsão de pré-busca de dados. Este artigo examina a viabilidade de aplicação de uma técnica analógica no controle de abertura/fechamento de linhas de memória DRAM, com diversas melhorias. Os resultados aqui descritos confirmam a viabilidade e nos permitem propor um controlador DRAM com preditores que não apenas fecham a linha DRAM aberta, mas também preveem a próxima linha a ser aberta.

Publicação
IEICE TRANSACTIONS on Information Vol.E92-D No.4 pp.584-593
Data de publicação
2009/04/01
Publicitada
ISSN online
1745-1361
DOI
10.1587/transinf.E92.D.584
Tipo de Manuscrito
PAPER
Categoria
Sistemas de computador

autores

Palavra-chave