A funcionalidade de pesquisa está em construção.
A funcionalidade de pesquisa está em construção.

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. ex. Some numerals are expressed as "XNUMX".
Copyrights notice

The original paper is in English. Non-English content has been machine-translated and may contain typographical errors or mistranslations. Copyrights notice

F-Scan: A DFT Method for Functional Scan at RTL F-Scan: um método DFT para varredura funcional em RTL

Marie Engelene J. OBIEN, Satoshi OHTAKE, Hideo FUJIWARA

  • Exibições de texto completo

    0

  • Cite isto

Resumo:

Devido à dificuldade de geração de padrões de teste para circuitos sequenciais, diversas abordagens de projeto para testabilidade (DFT) foram propostas. É necessária uma melhoria nessas abordagens atuais para atender aos requisitos dos chips mais complicados de hoje. Este artigo apresenta um novo método DFT aplicável à descrição de circuitos de alto nível, que utiliza de forma otimizada elementos funcionais e caminhos existentes para teste. Essa técnica, chamada F-scan, reduz efetivamente a sobrecarga de hardware devido ao teste sem comprometer a cobertura de falhas. O tempo de aplicação do teste também é mínimo. A comparação do F-scan com o desempenho do projeto de varredura completa em nível de porta é mostrada através dos resultados experimentais.

Publicação
IEICE TRANSACTIONS on Information Vol.E94-D No.1 pp.104-113
Data de publicação
2011/01/01
Publicitada
ISSN online
1745-1361
DOI
10.1587/transinf.E94.D.104
Tipo de Manuscrito
PAPER
Categoria
Rede de Informação

autores

Palavra-chave